INTERRUPT CONTROL CIRCUIT

Patent number:

JP3097036

Publication date:

1991-04-23

Inventor:

WADA TETSUO

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- International:

G06F11/267; G06F13/26; G06F11/267; G06F13/20;

(IPC1-7): G06F9/46; G06F11/22

- european:

G06F11/267N; G06F13/26

Application number: JP19890234956 19890911

Priority number(s): JP19890234956 19890911


Also published as:

EP0417748 (A2) EP0417748 (A3)

Report a data error here

Abstract of JP3097036

PURPOSE: To facilitate check by determining priority levels of interrupt request signals held in plural request holding means and setting held contents based on the signal on an internal bus at the time of holding check mode information. CONSTITUTION: Plural request holding means 21 are provided which hold respective interrupt request signals from plural interrupt request objects and can set held contents in accordance with the signal on the internal bus. A priority level determining means 22 which determines the priority level of the interrupt request signal held in each request holding means 21, a mode information holding means 22 which holds mode information for distinction between the normal operation mode and the check mode, and a control means which sets held contents of request holding means 21 based on the signal on the internal bus are provided. Thus, held contents of request holding means 21 are freely set independently of interrupt requests from plural interrupt request objects.



Data supplied from the esp@cenet database - Worldwide

FEB. 1. 2006 6:02PM

®日本国特許庁(JP)

⑪特許出題公開。

®公開特許公報(A) 平3-97036

@Int.Cl.5

庁内整理番号 識別記号

❷公開 平成3年(1991)4月23日

G 06 F 9/46

3 2 1 340 Z 8945-5B 7343-5B

請求項の数 2 (全6頁) 等查請求 有

会発明の名称

割込み制御回路

②特 HARLES AND THE

金出 寬 平1(1989)9月11日

個発

哲 郎

神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

株式会社東芝 の出 頭 人

神奈川県川崎市幸区堀川町72番地

弁理士 鈴江 武彦 外3名 四分代理 人

1. 発明の名称

初込み制御回路

2. 特許請求の範囲

(1) 複数の製込み要求対象からの各割込み要 **求信号をそれぞれ保持すると共に、内部バス上の、** 信号に応じて保持内容が設定可能な複数の要求保 持事段と、

上記世数の各要求保持事故で保持された割込み 泥 東 佳 号 の 径 先 舶 位 を 決 定 す る 優 先 顧 位 決 定 手 段

遺常の動作モード及び決選モードとを区別する ためのモード関報を保持するモード情報保持手段

上記を一ド情報条持手段で改造モード情報が保 舟きれている際に、上記錾求保持手及の保持内容 を上記内部バス上のほ子に基づいて設定させる制 御手段と

を具備したことを特徴とする制込み制御国路。

(2) 粒数の対込み要求対象からの各割込み要

水は号をそれぞれ保持する複数の第1要求保持平 政と、

それぞれ内部バス上の信号に応じて保持内容が 投金可能な複数の第2要求保持手段と、

上記複数の第1多要求保持手段もしくは進数の 第2名要求保持手敵で保持された創込み要求信号 の優先順位を決定する優先順位決定手段と、

・ 迷常の動作モード及び検査モードとも区別する ためのモード情報を保持するモード情報保持手段

上記モード情報保持手段で検査モード情報が解。 持されている原には、上紀提数の第2要求保持手 飲のみの動作を可能にさせる制御手段と を見留したことを特徴とする割込み製御回路。

3. 発明の評額な説明

[発明の目的]

(政業上の利用分野)

この発明は1チップ・マイクロコンピュータ に内蔵される初込み制御回路に係り、特にその途。 **並が容易に行えるような制込み制御団路に関する。**